informatica:ae:aeb1718lezioni
Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
Entrambe le parti precedenti la revisioneRevisione precedente | |||
informatica:ae:aeb1718lezioni [13/12/2017 alle 17:05 (7 anni fa)] – Marco Danelutto | informatica:ae:aeb1718lezioni [13/12/2017 alle 17:52 (7 anni fa)] (versione attuale) – Marco Danelutto | ||
---|---|---|---|
Linea 44: | Linea 44: | ||
| 12 dic | 2 | Esercizi ed approfondimenti sui processori paralleli D-RISC | {{ : | | 12 dic | 2 | Esercizi ed approfondimenti sui processori paralleli D-RISC | {{ : | ||
| 13 dic | 2 | Esercizi. Cenni alle architetture multicore: cache coherency e strutture di interconnessione | {{ : | | 13 dic | 2 | Esercizi. Cenni alle architetture multicore: cache coherency e strutture di interconnessione | {{ : | ||
+ | | Fine lezioni | ||
Non tutte le lezioni riportano i paragrafi del libro che le coprono. In caso di copertura " | Non tutte le lezioni riportano i paragrafi del libro che le coprono. In caso di copertura " |
informatica/ae/aeb1718lezioni.1513184735.txt.gz · Ultima modifica: 13/12/2017 alle 17:05 (7 anni fa) da Marco Danelutto