Note sulla correzione della seconda prova di verifica AEb 0708
Rispetto alla correzione pubblicata, se aveste assunto che la memoria cache esegue sempre il caricamento della linea anche in presenza di una operazione di scrittura, come peraltro assunto nelle lezione e nelle esercitazioni AEb, non era necessario inserire la load di pre-caricamento dell'array B. Pertanto il codice D-RISC del punto b) della prima domanda sarebbe stato del tipo
loop: LOAD Rbasea,Ri,Rai
MOD Rai,Rn,Rj
LOAD Rbaseb,Rj,Rin_f
CALL Rf, Rret
STORE Rbaseb,Ri,Rout_f
INC Ri
IF< Ri,Rn,loop
Nel secondo esercizio, in aula E abbiamo detto che B si poteva assumere già presente nel processo APPL. Come conseguenza si poteva assumere che non dovesse essere ricevuto da I/O_i. Se così aveste assunto, il secondo ciclo per il caricamento di B presente nella correzione non sarebbe stato necessario.